EPM1270M256C4N嵌入式CPLD 產(chǎn)品概述 特性

MAX?II系列（EPM1270M256C4N）即時(shí)啟動(dòng)非易失性cpld基于0.18 μm, 6層金屬閃光工藝，密度從240到2210個(gè)邏輯元素(LEs)(128到2210等效宏單元)和8 Kbits的非易失性存儲(chǔ)。與其他CPLD體系結(jié)構(gòu)相比，MAX II設(shè)備提供高I/O計(jì)數(shù)、快速性能和可靠的擬合。MAX II設(shè)備以MultiVolt核心、用戶閃存(UFM)塊和增強(qiáng)的系統(tǒng)內(nèi)可編程(ISP)為特點(diǎn)，旨在降低成本和功耗，同時(shí)為總線橋接、I/O擴(kuò)展、上電復(fù)位(POR)和排序控制以及設(shè)備配置控制等應(yīng)用提供可編程解決方案。
型號(hào)：EPM1270M256C4N 嵌入式 CPLD（復(fù)雜可編程邏輯器件）
可編程類型：系統(tǒng)內(nèi)可編程
延遲時(shí)間 tpd(1) 最大值：6.2 ns
供電電壓 - 內(nèi)部：2.5V，3.3V
邏輯元件/塊數(shù)：1270
宏單元數(shù)：980
I/O 數(shù)：212
工作溫度：0°C ~ 85°C（TJ）
封裝/外殼：256-TFBGA


MAX II CPLD具有以下特性：
-低成本，低功耗CPLD
-即時(shí)啟動(dòng)，非易失性架構(gòu)
-待機(jī)電流低至25 μA
-提供快速傳播延遲和時(shí)鐘到輸出時(shí)間
-提供四個(gè)全局時(shí)鐘，每個(gè)邏輯數(shù)組塊(LAB)有兩個(gè)時(shí)鐘可用UFM塊高達(dá)8 Kbits的非易失性存儲(chǔ)
-多伏核心，使外部供電電壓的設(shè)備或3.3 V/2.5 V或1.8 V
-支持3.3 v、2.5 v、1.8 v、1.5 v邏輯電平的多伏I/O接口Lew速率，驅(qū)動(dòng)強(qiáng)度，總線保持，和可編程的上拉電阻
-Schmitt觸發(fā)器支持耐噪音輸入(每引腳可編程)I/ o完全符合外圍組件互連特殊興趣組(PCI SIG) PCI本地總線規(guī)范修訂版2.2，用于在66 MHz下3.3 v操作
-支持hot-socketing
-內(nèi)置聯(lián)合測(cè)試行動(dòng)組(JTAG)邊界掃描測(cè)試(BST)電路符合IEEE標(biāo)準(zhǔn)1149.1-1990
-ISP電路符合IEEE標(biāo)準(zhǔn)1532MII51001-1.9
注：本文部分內(nèi)容與圖片來(lái)源于網(wǎng)絡(luò)，版權(quán)歸原作者所有。如有侵權(quán)，請(qǐng)聯(lián)系刪除！